JP 405205407 A AUG 1993


(54) MOS TRANSISTOR AND ITS MANUFACTURE

(11) 5-206407 (A) (43) 13.8.1993 (19) JP

(21) Appl. No. 4-34404 (22) 23.1.1992 (71) SONY CORP (72). HIROBUMI SUMI (51) Int. Cl<sup>2</sup>. H01L27/108.H01L27.088

PURPOSE: To make the formation area of a MOS transistor small and to make the integration of the MOS transistor high by a method wherein a gate with reference to the surface of a substrate (or a base body) is formed in the depth direction.

CONSTITUTION: A first gate 18 is formed, via a first gate insulating film 17. on the sidewall 15 on one side and on the bottom face 16 of a groove 14 formed in a semiconductor substrate 11; a second gate 23 is formed, via a second gate insulating film 22, on the sidewall 20 on the other side and on the bottom face 21 of said groove 14. A first source-drain region 19 and a second source-drain region 24 are formed on the upper layer of the semiconductor substrate 11 excluding the inside of the groove 14; a third source drain region 25 is formed on the upper layer of the semiconductor substrate II on the bottom face side of the groove 14. Alternatively, source-drain regions are formed on the upper layer and the lower layer of a semiconductor part formed on the upper layer of an insulating base body; gates (not indicated in the figure) are formed, via a gate insulating film (not indicated in the figure), on both sidewall sides of the semiconductor part.



11. MOS transistor

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-206407

(43)公開日 平成5年(1993)8月13日


27/088		8728 – 4M				
		8728 - 4 M 7342 - 4 M	HOIL	27/10 2.25 11		
				27/ 10	3 2 5 1 0 2	
			•	審査請求	未請求 請求	、 項の数 5 (全 17 )
21)出願番号 4	特願平4-34404		(71)出願人	000002185		
(22)出願日	平成4年(1992)1月23日			ソニー株東京都品	式会社 川区北品川 6 7	T日 7 乗35号
			(72)発明者	角 ▲博	▼文 川区北品川 6 ]	「目7番35号 ソ
			(74)代理人		船橋 国則	
					-8-	

## (54) 【発明の名称】 MOSトランジスタおよびその製造方法

#### (57)【要約】

【目的】 本発明は、基板(または基体)表面に対して ゲートを深さ方向に形成することで、MOSトランジス タの形成面積を小さくして高集積化を図る。

【構成】 半導体基板11に設けた溝14の一方の側壁15と底面16上とに第1のゲート絶縁膜17を介して第1のゲート18を形成し、同溝14の他方の側壁20と底面21上とに第2のゲート絶縁膜22を介して第2のゲート23を形成し、溝14の内部を除く半導体基板11の上層に第1,第2のソース・ドレイン領域19,24を設け、溝14の底面側の半導体基板11の上層に第3のソース・ドレイン領域25を設けたものである。または、絶縁性基体(図示せず)の上層に設けた半導体部(図示せず)の上層と下層とにソース・ドレイン領域(図示せず)を形成し、半導体部の両側壁側にゲート絶録膜(図示せず)を介してゲート(図示せず)を形成したものである。



第「の実施例の概略構成新面図

1

#### 【特許請求の範囲】

【請求項1】 半導体基板に形成した溝と、

前記溝の一方側の側壁とこの一方側の側壁側における当該溝の底面とに設けた第1のゲート絶縁膜と、

前記第1のゲート絶縁膜の表面に設けた第1のゲート と

前記溝に対して前記第1のゲート絶縁膜側の前記半導体 基板の上層に形成した第1のソース・ドレイン領域と、 前記溝の他方側の側壁とこの他方側の側壁側における当 該溝の底面とに設けた第2のゲート絶縁膜と、

前記第2のゲート絶縁膜の表面に設けた第2のゲートと、

前記溝に対して前記第2のゲート絶縁膜側の前記半導体基板の上層に形成した第2のソース・ドレイン領域と、前記第1のゲートと前記第2のゲートとの間の前記半導体基板の上層に形成した第3のソース・ドレイン領域とよりなることを特徴とするMOSトランジスタ。

【請求項2】 半導体基板に溝を形成する第1の工程と、

少なくとも前記溝の内壁に絶縁膜とゲートを形成する膜とを積層する状態に成膜した後、エッチバックによって、前記溝の一方側の側壁とこの一方側の側壁側における当該溝の底面とに前記絶縁膜を介して上記ゲートを形成する膜で第1のゲートを形成するとともに、当該溝の他方側の側壁とこの他方側の側壁側における当該溝の底面とに前記絶縁膜を介して上記ゲートを形成する膜で第2のゲートを形成し、続いて前記第1のゲートの裏面側に前記絶縁膜で第1のゲート絶縁膜を形成するとともに、前記第2のゲートの裏面側に前記絶縁膜で第2のゲート絶縁膜を形成する第2の工程と、

前記溝に対して前記第1のゲート絶縁膜側の前記半導体 基板の上層に導電性不純物を導入して第1のソース・ド レイン領域を形成するとともに、前記溝に対して第2の ゲート絶縁膜側の前記半導体基板の上層に導電性不純物 を導入して第2のソース・ドレイン領域を形成し、かつ 前記第1のゲートと前記第2のゲートとの間の前記半導 体基板の上層に導電性不純物を導入して第3のソース・ ドレイン領域を形成する第3の工程とよりなることを特 後とするMOSトランジスタの製造方法。

【請求項3】 絶縁性基体の上層に設けた半導体部と、 前記半導体部の一方側の側壁に設けた第1のゲート絶縁 獲と、

前記半導体部とは反対側の前記第1のゲート絶縁膜面に 設けた第1のゲートと、

前記半導体部の他方側の側壁に設けた第2のゲート絶縁 膜上

和記半導体部とは反対側の前記第2のゲート絶縁護面に 設けた第2のゲートと、

前記半導体部の上層に設けた導しのソース・ドレイン領域と、

2 前記半導体部の下層に設けた第2のソース・ドレイン領域とよりなることを特徴とするMOSトランジスタ。

【請求項4】 基板上に半導体部を設ける第1の工程

前記半導体部の側壁に絶縁膜とゲートを形成する膜とを 積層する状態に成膜した後、少なくとも前記半導体部の 一方側の側壁に前記絶縁膜を介して前記ゲートを形成す る膜で第1のゲートを形成するとともに当該半導体部の 他方側の側壁に前記絶縁膜を介して前記ゲートを形成す る膜で第2のゲートを形成し、続いて前記絶縁膜で、前 記第1のゲートの半導体部側に第1のゲート絶縁膜を形 成するとともに前記第2のゲートの半導体部側に第2の ゲート絶縁膜を形成する第2の工程と、

前記半導体部の上層に導電性不純物を導入して第1のソ ース・ドレイン領域を設ける第3の工程と、

前記第1のソース・ドレイン領域側の全面に絶縁性基体 を形成した後、前記基板を除去する第4の工程と、

前記第1のソース・ドレイン領域を形成した側とは反対側の第1の半導体部に導電性不純物を導入して第2のソース・ドレイン領域を設ける第4の工程とよりなることを特徴とするMOSトランジスタの製造方法。

【讀求項5】 請求項3記載のMOSトランジスタにおいて、

前記MOSトランジスタの第2のソース・ドレイン領域 側に設けた層間絶縁膜と、

前記層間絶縁膜を介して、前記第2のソース・ドレイン 領域に接続する表面配線と、

前記MOSトランジスタの裏面側に形成された絶縁性基体を介して、前記MOSトランジスタの第1のソース・0 ドレイン領域に接続する裏面配線とを設けたことを特徴とするMOSトランジスタ。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、MOSトランジスタと その製造方法に関するものである。

[0002]

【従来の技術】メモリ素子の大容量化、高集積化にともなって、素子の微細化が進んでいる。上記メモリ素子の多くは、MOS型メモリ素子である。その代表例を図1408により説明する。図に示すように、半導体基板111上にゲート絶縁膜112を介してゲート113が形成されている。このゲート113の両側壁には、ゲートサイトウォール絶縁膜114が形成されている。また上記ゲート113の両側の上記半導体基板111の上層には、LDD構造のソース・ドレイン領域115、116が形成されている。上記の如くに、MOSトランジスタ110対に形成されている。さらにMOSトランジスタ110を覆う状態に層間絶縁膜117が形成されている。上記ソース・ドレイン領域116上の上記層間絶縁膜117にはコンタクトホール118が設けられている。このコにはコンタクトホール118が設けられている。このコ

-48 --

ンタクトホール118を介して、上記ソース・ドレイン 領域116に接続する配線119が形成されている。こ の配線119は、例えばパリヤメタル層とアルミニウム 合金層とよりなる。

【0003】次に上記MOSトランジスタ110の製造 方法を、図19の製造工程図により説明する。図19の (1) に示すように、例えばLOCOS法によって、半 導体基板(例えば単結晶シリコン基板)111の上層 に、素子分離領域121を形成する。次いで熱酸化法に よって酸化シリコン膜(122)を形成した後、化学的 10 気相成長法によって多結晶シリコン膜 (123) を成膜 する。続いてホトリソグラフィーとエッチングとによっ て、上記多結晶シリコン膜(123)でゲート113を 形成する。さらに、上記酸化シリコン膜(122)でゲ 一ト絶縁膜112を形成する。次いでイオン注入法によ って、上記ゲート113の両側の上記半導体基板111 の上層に、低濃度拡散層124、125を形成する。

【0004】その後図19の(2)に示す如く、化学的 気相成長法によって酸化シリコン膜(126)を形成し た後、エッチバックして、ゲート113の側壁に酸化シ リコン膜(126)よりなるゲートサイドウォール絶縁 膜114を形成する。次いで、ゲートサイドウォール絶 縁膜114とゲート113とをイオン注入マスクにし て、上記低濃度拡散層124,125よりも深い状態に 高濃度拡散層127、128を形成する。このようにし て上記低濃度拡散層124と高濃度拡散層127とによ って、ソース・ドレイン領域115を形成し、また低濃 度拡散層125と高濃度拡散層128とによって、上記 ソース・ドレイン領域116を形成する。上記の如くし て、MOSトランジスタ110は形成される。

【0005】続いて図19の(3)に示すように、化学 的気相成長法によって、上記MOSトランジスタ110 を覆う状態に、酸化シリコン膜よりなる層間絶縁膜 1 1 7を形成する。その後ホトリソグラフィーとエッチング とによって、上記ソース・ドレイン領域116上の層間 絶縁膜117にコンタクトホール118を形成する。さ らにスパッタ法によって、上記コンタクトホール118 の内部と上記層間絶縁膜117との上面とに配線層(1 29) を成膜した後、ホトリソグラフィーとエッチング とによって、配線層(129)の2点鎖線で示す部分を 40 除去して配線119を形成する。

【0006】上記製造プロセスで微細なデバイス構造を 形成するには、ディープサブミクロン以下のレジストバ ターンを形成するホトリ ソグラフィー技術が必要とな ろ,

#### [0007]

【発明が解決しようとする課題】しかしながら、ディー プサプミクロン以下のレジストパターンを形成するのは 非常に困難である。従来のフォトマスクを用いて立線の

する場合には、0. 5μm程度の径のものを形成するの が限界になっている。そこで、レジストバターンを形成 する露光工程において、異なる位相振幅を組み合わせる ことによってレジストパターンを形成する、いわゆる位 相シフト法が提案されている。

【0008】ところが位相シフト法では、フォトマスク を製作する際に、マスクを透過する露光の位相をコンビ ュータシミュレーションする必要があり、そのためマス ク設計が非常に複雑になる。またフォトマスク基板に、 位相を均一にシフトさせるシフターを形成することが困 難である。特に、フォトマスクの遮光パターンの段差部 にシフターを形成する場合には、シフターの膜厚を均一 化するのが難しい。このため、設計値通りの位相シフト を得ることが困難になっている。さらに、露光時には下 地の形状の影響を受けやすいので、例えば下地の凹凸に よる反射によって、位相シフトの効果が十分に表れない ことがある。この結果、形成されるレジストパターンの 解像度が低下して、微細パターンの形成が困難になる。 このように、ディープサブミクロン程度あるいはそれ以 下の微細パターンを形成することは非常に困難であり、 特にトランジスタのゲートを高集積にかつラテラルに搭 載した集積回路を量産レベルで形成することは非常に難

【0009】本発明は、安定した加工技術で製造される ディープサブミクロン以下のMOSトランジスタおよび その製造方法を提供することを目的とする。

## [0010]

【課題を解決するための手段】本発明は、上記目的を達 成するためになされたMOSトランジスタおよびその製 造方法である。すなわちMOSトランジスタとしては、 半導体基板に形成した溝と、この溝の一方側の側壁とに の一方側の側壁側における当該溝の底面とに設けた第1 のゲート絶縁膜と、この第1のゲート絶縁膜の表面に設 けた第1のゲートと、溝に対して第1のゲート絶縁膜側 の半導体基板の上層に形成した第1のソース・ドレイン 領域と、溝の他方側の側壁とこの他方側の側壁側におけ る当該溝の底面とに設けた第2のゲート絶縁膜と、この 第2のゲート絶録膜の表面に設けた第2のゲートと、溝 に対して第2のゲート絶縁膜側の半導体基板の上層に形 成した第2のソース・ドレイン領域と、第1のゲートと 第2のゲートとの間の半導体基板の上層に形成した第3 のソース・ドレイン領域とよりなるものである。

【0011】上記MOSトランジスタの製造方法として は、第1の工程で、半導体基板に溝を形成する、次いで 第2の工程で、少なくとも溝の内壁に絶縁膜とゲートを 形成する膜上を破膜する。その後、例えばエッチバック によって、溝の側壁側に、絶縁膜を介してゲートを形成 する膜で第1、第2のゲートを形成し、さらに第1、第 2 のゲートの裏面側に、絶縁膜で第1、第2のゲート絶 露光波長により、例えば微細なコンタクトホールを形成。切し緑膜を形成する。その後、第3の工程で、半導化基板の

上層に導電性不純物を導入して第1, 第2, 第3のソー ス・ドレイン領域を形成する。

【0012】または別のMOSトランジスタとしては、 絶縁性基体の上層に設けた半導体部の上層と下層とに第 1, 第2のソース・ドレイン領域をそれぞれに形成し、 半導体部の両側壁側に、第1, 第2のゲート絶縁膜を介 して第1. 第2のゲートをそれぞれに形成したものであ

【0013】上記別のMOSトランジスタ製造方法とし ては、第1の工程で、基板上に半導体部を設ける。第2 の工程で、少なくとも半導体部の側壁側の全面に、絶縁 膜とゲートを形成する膜を成膜した後、例えばエッチバ ックによって、半導体部の両側壁に、絶縁膜を介して、 ゲートを形成する膜で第1、第2のゲートを形成する。 さらに、第1, 第2のゲートの半導体部側に、絶縁膜で 第1, 第2のゲート絶縁膜を形成する。次いで第3の工 程で、半導体部の上層に導電性不純物を導入して第1の ソース・ドレイン領域を設ける。続いて第4の工程で、 上記第1のソース・ドレイン領域側に絶縁性基体を形成 した後、上記基板を除去する。その後第5の工程で、第 1の半導体部の下層に導電性不純物を導入して第2のソ ース・ドレイン領域を設ける。

【0014】また、上記別のMOSトランジスタにおい て、MOSトランジスタの第2のソース・ドレイン領域 側に層間絶縁膜を設け、この層間絶縁膜を介して、第2 のソース・ドレイン領域に接続する表面配線を形成し、 またMOSトランジスタの裏面側に設けた絶縁性基体を 介して、当該MOSトランジスタの第1のソース・ドレ イン領域に接続する裏面配線を形成したものである。

## [0015]

【作用】上記MOSトランジスタでは、半導体基板に形 成した溝の側壁にMOSトランジスタのゲートを形成し たことにより、溝の深さとゲートの膜厚とによって、M OSトランジスタのチャネル長が決定される。このた め、半導体基板面に対するMOSトランジスタの形成面 積が小さくなる。このMOSトランジスタの製造方法で は、半導体基板に設けた溝内に形成されるゲートとゲー ト絶縁膜とが、いわゆる自己整合的に形成される。この ため、ゲートを形成する膜の厚さとエッチバック量によ って、チャネル長が決定される。

【0016】また別のMOSトランジスタでは、絶縁性 基体の上層に半導体部を形成して、その側壁にMOSト ランジスタのゲートを設けるので、MOSトランジスタ のゲートは絶縁性基体表面に対して深さ方向に形成され る。このため、絶録性基体表面に対するMOSトランジ スタの形成面積は縮小される。またMOSトランジスタ のチャネル長は、例えば半導体部の高さによって決ま る。このMOSトランジスタの製造方法では、基板上の 半導体部に形成するゲートとゲート絶縁膜とが、いわゆ る自己整合的に形成される。このため、マスク合わせ余 - 60 - OSトランジスタモは、第1のゲート連縁模17と第1

俗等を設計で考慮する必要がないので、絶縁性基体表面 に対するゲートの形成面積が小さくなる。

6 .

【0017】さらに半導体部を設けたMOSトランジス タの第1のソース・ドレイン領域に接続する裏面配線を 絶縁性基体面に設けるとともに、第2のソース・ドレイ ン領域に接続する表面配線を層間絶縁膜面に設けたこと により、例えば表面配線上に形成される別の層間絶縁膜 の平坦化が容易になる。

#### [0018]

【実施例】本発明の第1の実施例を図1の概略構成断面 10 図により説明する。図に示すように、半導体基板(例え ば単結晶シリコン基板) 11には素子分離領域12.1 3が形成されている。秦子分離領域12,13間の上記 半導体基板11の上層側には溝14が形成されている。 上記溝14の一方側の側壁15と同溝14の側壁15側 の底面16上とには第1のゲート絶縁膜17が形成され ている。この第1のゲート絶縁膜17は、例えば酸化シ リコンよりなる。上記第1のゲート絶縁膜17の表面に は、上記半導体基板11に接触しない状態に、第1のゲ ート18が形成されている。この第1のゲート18は、 例えば多結晶シリコンよりなる。

【0019】また上記溝14に対して第1のゲート絶縁 膜17側の半導体基板11の上層には第1のソース・ド レイン領域19が形成されている。この第1のソース・ ドレイン領域19には、MOSトランジスタ1がPMO Sトランジスタの場合には、例えば導電性不純物として ホウ素(B・)が導入されている。またはMOSトラン ジスタ1がNMOSトランジスタの場合には、例えば導 電性不純物としてリン(P<sup>+</sup> )が導入されている。

【0020】一方上記溝14の他方側の側壁20と同溝 30 14の側壁20側の底面21上とには第2のゲート絶縁 膜22が形成されている。この第2のゲート絶縁膜22 は、例えば酸化シリコンよりなる。この上記第2のゲー ト絶縁膜22の表面には、上記半導体基板11に接触し ない状態に、第2のゲート23が形成されている。この 第2のゲート23は、例えば多結晶シリコンよりなる。

【0021】また上記溝14に対して第2のゲート絶縁 膜22側の半導体基板11の上層には第2のソース・ド レイン領域24が形成されている。さらに第1のゲート 18と第2のゲート23との間の半導体基板11の上層 には第3のソース・ドレイン領域25が形成されてい る。上記各第2、第3のソース・ドレイン領域24、2 5は、MOSトランジスタ1、2がPMOSの場合に は、例えば導電性不純物としてホウ素(B1)が導入さ れている。またはMOSトランジスタ1、2がNMOS の場合には、例えば導電性不純物としてリン (P1) が 導入されている。

【0022】上記の如くして、デュアルゲート型のMO Sトランジスタ1、2が形成される。すなわち、上記M

のゲート18と第1のソース・ドレイン領域19と第3のソース・ドレイン領域25とによりなる。またMOSトランジスタ2は、第2のゲート絶縁膜22と第2のゲート23と第2のソース・ドレイン領域24と第3のソース・ドレイン領域25とによりなる。したがって、第3のソース・ドレイン領域25は、MOSトランジスタ1、2によって共用される。

【0023】上記MOSトランジスタ1、2では、半導体基板11に形成した溝14の側壁15、20のそれぞれに第1、第2のゲート18、23を形成したことにより、溝14の深さと第1、第2のゲート18、23の膜厚とによって、MOSトランジスタ1、2の各チャネル長しが決定される。すなわち上記MOSトランジスタ1の全チャネル長しは、ソース・ドレイン領域19より溝14の側壁15と底面16とに沿って第3のソース・ドレイン領域25までの長さになる。またMOSトランジスタ2の全チャネル長しもMOSトランジスタ1と同様に決定される。このように、溝14の深さ方向に第1、第2のゲート18、23が形成されているので、各第1、第2のゲート18、23をラテラルに複数配列した20場合には、MOSトランジスタ1、2の形成面積が小さくなる。

【0024】また、上記第1、第2、第3のソース・ドレイン領域19、24、25上に、例えばSALICIDEよりなる低抵抗層(図示せず)を設けることも可能である。上記の場合には、低抵抗層を形成しない場合と比較して、第1、第2、第3のソース・ドレイン領域19、24、25の抵抗値がおよそ1/10以下になるので、特にMOSトランジスタ1、2の動作速度が速くなる。

【0025】次に上記第1の実施例のMOSトランジス 夕の製造方法を、図2に示す製造工程図により説明す る。図2の(1)に示すように、例えば通常のLOCO S酸化法によって、半導体基板(例えば単結晶シリコン 基板) 11の上層の一部分に素子分離領域12,13を 形成する。次いで第1の工程として、既存のホトリソグ ラフィーとドライエッチングとによって、上記素子分離 領域12,13間の半導体基板11の上層に溝14を形 成する。上記エッチングは、例えばマイクロ波プラズマ エッチングで行う、このときのエッチング条件として 40 は、例えば、エッチングガスに流量が60sccmのト リクロロトリフルオロエタン (C.Cl.F.) と流量 が L U s c c mの六フッ化イオウ(S F。)との混合ガ スを用い、マイプロ波パワーを850W、RFパワーを 150W、エッチング雰囲気の圧力を1.33Paに設 定する。

【りりじら】次いで、上記ドライエッチングによって半 と流量がらまで 連体補収してに生じたダメージ層(図示せず)を除去す きガスを用い、 るための表面酸化を行う、この表面酸化条件としては、 a. マイプロ波 例えば、温度雰囲気が850℃で、流量が1. 5SLM 30 Wに設定する。

の水素( $H_2$ )と流量が6 S L M の酸素( $O_2$ )との混合ガス中に放置する。そして例えば半導体基板1 L の表層に厚さが3 O n m の酸化シリコン膜(図示せず)が形成されるまで、上記表面酸化を行う。その後、例えば希釈フッ酸中におよそ L 分間浸漬して、上記酸化シリコン膜を除去する。

【0027】次いで第2の工程を行う。この工程では、まず図2の(2)に示す如く、例えば通常の熱酸化法によって、半導体基板11の表面に絶緑膜31として、例えば酸化シリコン膜を16nmの厚さに形成する。このときの熱酸化条件としては、例えば、温度雰囲気が850℃で、流量が6sccmの水素(H2)と流量が4sccmの酸素(O2)との混合ガス中に放置する。そして半導体基板11の表層に16nmの厚さの酸化シリコン膜が形成されるまで熱酸化を行う。

【0028】次いで、上記絶縁膜31側の全面にゲート を形成する膜32を成膜する。このゲートを形成する膜 32は、例えば厚さが200mmの多結晶シリコン膜と 厚さが100nmのタングステンシリサイド (WS i 2 )膜とよりなる。上記多結晶シリコン膜は、例えば 化学的気相成長法によって成膜される。そしてこのとき の成膜条件としては、例えば、反応ガスに流量が500 sccmのシラン(SiHa)と流量が0.35scc mのホスフィン (PH<sub>3</sub>) と流量が50sccmの水素 (H2) との混合ガスを用い、成膜温度を580℃、成 膜雰囲気の圧力を79、8Paに設定する。また上記タ ングステンシリサイド膜は、例えば化学的気相成長法に よって成膜する。この成膜条件としては、例えば、反応 ガスに流量が10sccmの六フッ化タングステン (W F。) と流量が1000sccmのシラン (SiHe) と流量が360gccmのヘリウム(He)との混合ガ スを用い、成膜温度を360℃、成膜雰囲気の圧力を2 6. 6 Paに設定する。

【0029】その後図2の(3)に示すように、例えば ドライエッチングによって、上記ゲートを形成する膜3 2と絶縁膜31とをエッチバックして、ゲートを形成す る膜32の2点鎖線で示す部分と絶縁膜31の1点鎖線 で示す部分とを除去する。そして上記溝14の一方側の **剛壁15とこの側壁15側の底面16とに、上記絶縁膜** 3 1 を介して、ゲートを形成する膜32で第1のゲート 18を形成する。同時に上記簿14の他方側の側壁20 とこの側壁20側の底面21とに、上記絶縁膜31を介 して、ゲートを形成する膜32で第2のゲート23を形 成する。上記ゲートを形成する膜32のエッチング条件 としては、例えば、エッチングガスに流量が65scc mのトリクロロトリフルオロエタン(C: Cli Fi) と流量が5sccmのホフッ化イオウ(SFs) との昆 古ガスを用い、エッチング雰囲気の圧力を1.33₽ a. マイプロ波パワーを100W、RFパワーを100

【0030】さらに上記第1のゲート18の裏面側に絶 緑膜31で第1のゲート絶縁膜17を形成する。同時 に、第2のゲート23の裏面側に絶縁膜31で第2のゲ ート絶縁膜22を形成する。絶縁膜31のエッチング条 件としては、例えば、エッチングガスに流量が50sc cmのオクタフルオロシクロプタン(C, F<sub>\*</sub>)を用 い、エッチング雰囲気の圧力を2Pa、RFパワーを 1.2kWに設定する。

【0031】次いで第3の工程として、図2の(4)に 示す如く、通常のイオン注入法により、素子分離領域 1 2. 13と第1, 第2のゲート18, 23と第1, 第2 のゲート絶縁膜17、22とをイオン注入マスクにして 半導体基板11の上層に 導電性不純物をイオン注入す る。そして溝14に対して第1のゲート絶縁膜17側の 半導体基板11の上層に第1のソース・ドレイン領域1 9を形成するとともに、溝14に対して第2のゲート絶 縁膜22側の半導体基板11の上層に第2のソース・ド レイン領域24を形成する。また同時に第1のゲート1 8と第2のゲート23との間の半導体基板11の上層に 第3のソース・ドレイン領域25を形成する。

【0032】上記イオン注入条件として、NMOSトラ ンジスタを形成する場合には、例えば導電性不純物にヒ 素(As\*)を用い、イオン打ち込みエネルギーを50· keV、ドーズ量を5×10<sup>13</sup>/cm²に設定する。ま たはPMOSトランジスタを形成する場合には、例えば 導電性不純物に二フッ化ホウ素(BF21)を用い、イ オン打ち込みエネルギーを20keV、ドーズ量を3× 10<sup>13</sup>/cm<sup>3</sup> に設定する。上記の如くして、MOSト ランジスタ1, 2が形成される。

【0033】上記図2により説明した製造方法では、ゲ ートを形成する膜32をエッチバックして第1,第2の ゲート18、23を形成するので、エッチング量を制御 することにより、各MOSトランジスタ1、2の全チャ ネル長しを決定することが可能になる。

【0034】次に各MOSトランジスタ1、2のそれぞ れの全チャネル長しの制御方法を図3~図5により説明 する。図3では、代表してMOSトランジスタ1を例に して説明する。図3に示すように、全チャネル長しは、 第1のソース・ドレイン領域19より溝14の側壁15 と底面16とに沿って第3のソース・ドレイン領域25 までの長さになる。すなわち、全チャネル長しは、溝上 4の側壁15側のチャネル長しaと溝14の底面16側 のチャネル長しりとの和になる。上記全チャネル長しを 决定する方法の一つに、チャネル長しりを制御する方法 がある。すなわち、ゲートを形成する膜(32)の膜厚 とそのエッチバック量とによって、チャネル長しりを耕 御する。なお、MOSトランジスタ2のチャネル長しち 上記説明したMOSトランジスタ1の場合と同様にして 別却することが可能である。

10

図4のチャネル長Lbとゲートを形成する膜の膜厚との 関係図によって説明する。図4の縦軸はチャネル長Lb を表し、同図の横軸はゲートを形成する膜の膜厚を表 す。図に示すように、ゲートを形成する膜32(図2参 照)の膜厚が厚くなるにしたがい、チャネル長しりは長 くなる。このときのゲートを形成する膜(32)のエッ チング速度は300nm/分である。したがって、ゲー トを形成する膜 (32)の膜厚が400nmの場合に は、エッチバックすることによりチャネル長しりはおよ そ230nmに形成される。

【0036】さらにチャネル長しりを精密に制御するに は、ゲートを形成する膜(32)をオーバエッチングす ればよい。この場合のチャネル長しbとオーバエッチン グ時間との関係の一例を、図5により説明する。図5の 縦軸はチャネル長しりを表し、同図の横軸はゲートを形 成する膜(32)のオーバエッチング時間を表す。なお オーバエッチングは、400nmの厚さに成膜されてい るゲートを形成する膜(32)の平面上に形成されてい る部分を全て除去した後に行った。図に示すように、オ ーバエッチング時間が長くなるにしたがい、チャネル長 Lbは短くなる。したがって、例えばチャネル長Lbを 180 nmに形成するには、オーバエッチングを10秒 間行えばよい。

【0037】上記したように、ゲートを形成する膜(3 2) の膜厚によってチャネル長Lbを制御することが可 能になる。またゲートを形成する膜(32)をオーバエ ッチングすることによって、チャネル長しりを正確に制 御することができる。

【0038】また全チャネル長しは、チャネル長しaを 変えることによっても制御することが可能である。すな わち、第1, 第2のソース・ドレイン領域(19),

(24) の深さを変えることによって、チャネル長しa を制御することが可能になる。また溝(14)の深さに よっても、チャネル長しaは決定される。上記の如くし て、チャネル長しを制御することにより、ディープサブ ミクロン以下の寸法のチャネル長しを有するMOSトラ ンジスタ1、2を形成することが可能になる。

【0039】次に第1の実施例で説明したMOSトラン ジスタ1, 2の配線を、図6の概略断面図により説明す る。図に示すように、MOSトランジスタ1、2を覆う 状態に層間絶縁膜33が形成されている。第1.第2. 第3のソース・ドレイン領域19、24、25上の層間 絶録膜33には、コンタクトホール34、35、36が 設けられている。各コンタクトホール34~36を介し て、層間絶縁膜33上には、各第1~第3のソース・ド シイン顔域 19、24、25に接続する電極37、3 3.39が形成されている。

【0040】上記電極37~39の形成方法を説明す る。例えば化学的気相成長法によって、MOSトランジ 【0035】次にチャネル長しらの制御方法の一例を、・「幼」スタ1、2を覆う状態に、層間絶縁膜33を、例えば5

00 nmの厚さに成膜する。このときの成膜条件として は、例えば、反応ガスに流量が250sccmのシラン (SiH<sub>4</sub>)と流量が250sccmの酸素(O<sub>2</sub>)と 流量が 1 0 0 s c c mの窒素 (N<sub>2</sub> ) との混合ガスを用 い、成膜温度を420℃、成膜雰囲気に圧力を13.3 Paに設定する。

【0041】続いて通常のホトリソグラフィーとエッチ ングとによって、第1、第2、第3のソース・ドレイン 領域19、24、25上の層間絶縁膜33にコンタクト ホール34,35,36を設ける。次いで、例えばスパ 10 ッタ法によって、電極形成層(図示せず)を形成する。 この電極形成層は、例えば厚さが50mmのチタン(T i) 膜と厚さが100nmの窒化酸化チタン (TiO N) 膜よりなるパリヤメタル層と厚さが800nmの1 %のシリコン (Si) を含むアルミニウム (Al) 層と で形成したものである。

【0042】上記チタン膜のスパッタ条件としては、例 えばスパッタガスに流量が40sccmのアルゴン(A r) を用い、スパッタ雰囲気の圧力を0.4Pa、直流 スパッタパワーを1kW、スパッタ率を90nm/分に 20 設定する。上記窒化酸化チタン膜のスパッタ条件として は、例えばスパッタガスに、流量が47gccmの窒素 (N<sub>2</sub>) と流量が3 s c c mの酸素 (O<sub>2</sub>) との混合ガ スを用い、直流スパッタパワーを3kW、スパッタ率を 60 n m/分に設定する。上記1%のシリコン (Si) を含むアルミニウム(A-1)層のスパッタ条件として は、例えばスパッタガスに流量が40gccmのアルゴ ン(Ar)を用い、直流スパッタパワーを6kW、スパ ッタ率を800 nm/分に設定する。

【0043】その後、通常のホトリソグラフィーとエッ チングとによって、各コンタクトホール34,35,3 6を介して、各第1~第3のソース・ドレイン領域1 9,24,25に接続する電極37~39を上記電極形 成層で形成する。上記電極形成層をエッチングする装置 には、例えばRF印加型ECRエッチング装置を用い る。そのエッチング条件としては、例えば、エッチング ガスに流量が60sccmの三塩化ホウ素(BCli) と流量が90sccmの塩素(Cl2)との混合ガスを 用い、マイクロ波パワーをlkW、RFパワーを50

【0044】なお、上記MOSトランジスタ1、2の製 造方法において、第1、第2、第3のソース・ドレイン 領域19.24.25の上層に低抵抗層を形成すること によって、各ソース・ドレイン領域19、24、25の シート抵抗を $5\Omega$ /口以下にすることが可能である。そ れどこもに各ソース・ドレイン領域19、24、25と 当該種觸37~39とのコンタクト抵抗を10Q以下に することもできる。

ン領域19、24、25に低抵抗層を形成する方法を、 図 7、 図 8 の製造工程図 (その 1)、 (その 2) により 説明する。前記図2の(2)に説明したようにゲートを

形成する膜32を形成した後、図7の(1)に示すよう に、例えば通常の化学的気相成長法によって、ゲートを 形成する膜32の表面に絶縁膜41を、例えば300n mの厚さに成膜する。この絶縁膜41は、例えば酸化シ リコンよりなる。このときの成膜条件としては、例え ば、反応ガスに流量が250sccmのシラン(SiH ・)と流量が250sccmの酸素(O<sub>2</sub>)と流量が1 00sccmの窒素(N2)とよりなる混合ガスを用

12

い、成膜温度を420℃、成膜雰囲気の圧力を13.3 Paに設定する。

【0046】次いで図7の(2)に示す如く、例えばド ライエッチングによって、上記絶縁膜41とゲートを形 成する膜32と絶縁膜31とをエッチバックして、絶縁 膜41の2点鎖線で示す部分とゲートを形成する膜32 の1点鎖線で示す部分と絶縁膜31の破線で示す部分と を除去する。そして上記簿14の一方側の側壁15とこ の側壁15側の底面16とに、上記絶縁膜31を介し て、ゲートを形成する膜32よりなる第1のゲート18 を形成する。同時に上記簿14の他方側の側壁20とこ の側壁20側の底面21とに、上記絶縁膜31を介し て、ゲートを形成する膜32よりなる第2のゲート23 を形成する。このとき、各第1、第2のゲート18、2 3の表面側には、絶縁膜41よりなるゲートサイドウォ ール42、43が形成される。さらに上記第1のゲート 18の裏面側に絶縁膜31で第1のゲート絶縁膜17を 形成する。同時に、第2のゲート23の裏面側に絶縁膜 31で第2のゲート絶縁膜22を形成する。

【0047】上記絶縁膜41と絶縁膜31のエッチジグ 条件としては、例えば、エッチングガスに流量が50s c c mのオクタフルオロシクロプタン(C。 F a ) を用 い、エッチング雰囲気の圧力を2Pa、RFパワーを 1.2kWに設定する。上記ゲートを形成する膜32の エッチング条件としては、例えば、エッチングガスに流 量が65gccmのトリクロロトリフルオロエタン(C 』 Cli Fi)と流量が5sccmの六フッ化イオウ (SF:) との混合ガスを用い、エッチング雰囲気の圧 W、エッチング雰囲気の圧力を 2、1 3 P a に設定す 40 力を 1、3 3 P a、マイクロ波パワーを 1 0 0 W、R Fバワーを100Wに設定する。

【0048】次いで前記図2の(4)で説明したと同様 にして、図7の(3)に示すように、通常のイオン准入 法により、半導体基板11の上層に導電性不純物をイオ ン注入する。そして溝14に対して第1のゲート絶縁膜 1.7側の半導体基板1.1の上層に第1のソース・ドレイ ン領域19を形成するとともに、溝14に対して第2の ゲート絶縁膜22側の半導体基板11の上層に第2のソ ース・ドレイン領域で4を形成する。また同時に第1の 【0045】以下に、上記第1~第3のソース・ドレイーが、ゲート18三第2のゲート23との間の半導体構版11

の上層に第3のソース・ドレイン領域25を形成する。

【0049】次いで図8の(4)に示す如く、例えば化学的気相成長法によって、各第1、第2のゲート18、23側の全面に、窒化シリコン(SiN)膜44を、例えば30nmの厚さに形成する。このときの成膜条件としては、例えば、反応ガスに流量が50sccmのジクロルシラン(SiH2Cl2)と流量が200sccmのアンモニア(NH3)と流量が200sccmのアンモニア(NH3)と流量が200sccmの窒素(N2)との混合ガスを用い、成膜温度を760℃、成膜雰囲気の圧力を70Paに設定する。なお窒化シリコン膜44の代わりに、例えば水素を多量に含んだ窒化酸化シリコン(SiOxN)膜等の絶縁膜を用いることも可能である。

【0050】続いて通常のホトリソグラフィーとエッチングとによって、上記室化シリコン膜44の2点鎖線で示す部分を除去して、各第1、第2のゲート18、23上に、上記窒化シリコン膜44よりなるマスクパターン45、46を形成する。上記エッチング条件としては、例えば、エッチングガスに流量が50sccmのトリフルオロメタン(CHF1)を用い、RFパワーを300W、エッチング雰囲気の圧力を2Paに設定する。

【0051】その後、図8の(5)に示すように、例えばスパッタ法によって、マスクパターン45、46側の全面にチタン(Ti)膜47を、例えば30nmの厚さに成膜する。このときのスパッタ条件としては、例えば、スパッタガスにアルゴン(Ar)を用い、RFバイアスを-50V、直流スパッタパワーを1kW、アルゴンの流量を40sccm、スパッタ雰囲気の圧力を0.4Pa、成膜温度を200℃、成膜速度を60nm/分に設定する。

【0052】次いで図8の(6)に示す如く、不活性ガス中でRTA(Rapid Thermal annealing)処理を行って、チタン膜47のチタンと第1~第3のソース・ドレイン領域19、24、25のシリコンとをシリサイド(化反応させて、第1~第3のソース・ドレイン領域19、24、25の各上層にチタンシリサイド(TiSiz)よりなる低抵抗層48、49、50を形成する。上記RTAの条件としては、例えば、温度雰囲気を650で、RTA時間を30秒に設定する。

【0053】続いてアンモニア過水中に浸漬するウェットエッチングによって、未反応チタン膜47(2点鎖線で示す部分)を除去する。次いで900℃の不活性ガス〔例えば窒素( $N_{\odot}$ )〕中で30秒間のRTAを行うことにより、上記低抵抗層48、49、50の安定化を図る。このようにして、各第1~第3のソース・ドレイン領域19、24、25の各上層に低抵抗層48~50が

【0.054】 E記低抵抗層 $4.8\sim50$  は、チタンシリサ イン領域5.9、6.0 は、MOSトランジスタ3、4によイドで形成したが、他のシリサイド「例えば、コバルト って共用される。このように<math>MOSトランジスタ3、4 シリサイド(<math>CoSi:)、タングステンシリサイド 50 はデュアルゲートを有するMOSトランジスタ構造にな

14

(WSi:), モリブデンシリサイド (MoSi:) 等〕または選択タングステン (W) 等の金属膜で形成することが可能である。なお上記低抵抗層48~50を形成したMOSトランジスタ1, 2の各第1~第3のソース・ドレイン領域19,24,25に電極を形成する方法は、前記図6で説明したと同様の方法によればよい。

【0055】次に本発明の第2の実施例を図9の機略構成断面図により説明する。図に示すように、絶縁性基体 (例えば酸化シリコンよりなる基体) 51の上層には表面が表出する状態に半導体部52が設けられている。この半導体部52の一方側の側壁53には第1のゲート絶縁膜54が形成されている。この第1のゲート絶縁膜54は、例えば酸化シリコンよりなる。さらに半導体部52側とは反対側の第1のゲート絶縁膜54の面には、第1のゲート55が形成されている。この第1のゲート55は、例えば多結晶シリコンよりなる。

【0056】また上記半導体部52の他方側の側壁56には第2のゲート絶縁膜57が形成されている。この第2のゲート絶縁膜57は、例えば酸化シリコンよりなる。さらに半導体部52側とは反対側の第2のゲート絶縁膜57の面には、第2のゲート58が形成されている。この第2のゲート58は、例えば多結晶シリコンよりなる。

【0057】さらに上記半導体部52の下層には第1のソース・ドレイン領域59が形成されている。この第1のソース・ドレイン領域59には、MOSトランジスタ3、4がPMOSトランジスタの場合には、例えば導電性不純物としてホウ素(B・)が導入されている。またはMOSトランジスタ3、4がNMOSトランジスタの場合には、例えば導電性不純物としてリン(P・)が導入されている。また上記半導体部52の上層には第2のソース・ドレイン領域60が形成されている。この第2のソース・ドレイン領域60には、MOSトランジスタ3、4がPMOSトランジスタの場合には、例えば導電性不純物としてホウ素(B・)が導入されている。またはMOSトランジスタ3、4がNMOSトランジスタの場合には、例えば導電性不純物としてリン(P・)が導入されている。

1 【0058】上記の如くして、MOSトランジスタ3、 4が形成される。すなわち、上記MOSトランジスタ3 は、第1のゲート絶縁膜54と第1のゲート55と第1 のソース・ドレイン領域59と第2のソース・ドレイン 領域60とよりなる。またMOSトランジスタ4は、第 2のゲート絶縁膜57と第2のゲート58と第1のソー ス・ドレイン領域59と第2のソース・ドレイン領域6 0とよりなる。したがって、第1、第2のソース・ドレインイン領域59、60は、MOSトランジスタ3、4によって共用される。このようにMOSトランジスタ構造になり、はデュアルゲートを有するMOSトランジスタ構造にな

るので、トランジスタ特性のドライブ能力は高くなる。 【0059】またMOSトランジスタ3、4では、半導 体部52の側壁53,56に第1,第2のゲート絶縁膜 54.57を介して第1,第2のゲート55.58が形 成され、半導体部52の上層と下層とに第1.第2のソ ース・ドレイン領域59,60が形成されていることに より、半導体部52の厚さと各第1、第2のソース・ド レイン領域59、60の深さとによって、MOSトラン ジスタ3、4の各チャネル長しが決定される。したがっ 52の深さ方向に形成される。

【0060】このため図10に示すように、絶縁性基体 51の上層に、複数の上記MOSトランジスタ3, 4を ラテラルに配置することも可能である。このように配置 することにより、MOSトランジスタ3、4を高集積に 実装することが可能になる。

【0061】また、上記第1、第2のソース・ドレイン 領域59,60 (図9参照)上に、例えばSALICI DEよりなる低抵抗層 (図示せず) を設けることもでき る。この場合には、低抵抗層を形成しない場合と比較し 20 て、第1、第2のソース・ドレイン領域59、60の抵 抗値がおよそ1/10以下になるので、特にMOSトラ ンジスタ3, 4の動作速度が速くなる。

【0062】次に上記第2の実施例のMOSトランジス タの製造方法の一例を、図11,図12の製造工程図 (その1), (その2)により説明する。なお、図では MOSトランジスタをラテラルに配置した場合の製造工 程を示す。また図中において、同様の構成部品には同一 番号を付す。図11の(1)に示すように、第1の工程 として、通常のホトリソグラフィーとエッチングとによ って、基板(例えば単結晶シリコン基板)61の上層に 溝62、63、64を形成して、溝62、63間に半導 体部52を形成するとともに、溝63,64間に上記同 様の半導体部52を形成する。上記エッチングは、例え ばマイクロ波ブラズマエッチングで行う。このときのエ ッチング条件は、前記第1の実施例中の図2の(1)で 説明したと同様なので、ここでの説明は省略する。

【0063】次いで、上記ドライエッチングによって基 板61に生じたダメージ層(図示せず)を除去するため の表面酸化を行う。この表面酸化条件は、前記第1の実 40 施例中の図さの (1) で説明したと同様なので、ここで の説明は省略する。その後、希釈フッ酸中におよそ1分 間浸漬して、上記表面酸化で形成した酸化シリコン膜を 除去する。

【ロロる4】次いで図11の(2)に示す如く、第2の 工程を行う。この工程では、まず通常の熟酸化法によっ て、半導体部32側の全面に酸化シリコンの絶縁膜65 を、例えば L 6 n m の厚 5 に形成する。このときの熱酸 化多件は、前記第1の実施例中の図じの(2)で説明し たと同様なので、ここでの説明は省略する。

【0065】次いで、上記絶縁膜65側の全面にゲート を形成する膜66を成膜する。このゲートを形成する膜 66は、例えば厚さが200mmの多結晶シリコン膜と 厚さが100nmのタングステンシリサイド (WS i:) 膜とよりなる。上記多結晶シリコン膜は、例えば 化学的気相成長法によって成膜される。そしてこのとき の成膜条件は、前記第1の実施例中の図2の(2)で説 明したと同様なので、ここでの説明は省略する。また上 記タングステンシリサイド膜は、例えば化学的気相成長 て、MOSトランジスタ3,4の各チャネルは半導体部 10 法によって成膜される。この成膜条件は、前記第1の実 施例中の図2の(2)で説明したと同様なので、ここで の説明は省略する。

> 【0066】その後図11の(3)に示すように、例え ばドライエッチングによって、上記ゲートを形成する膜 66と絶縁膜65とをエッチバックして、ゲートを形成 する膜66の2点鎖線で示す部分と絶縁膜65の1点鎖 線で示す部分とを除去する。そして半導体部52の一方 側の側壁53に、絶縁膜65を介して、ゲートを形成す る膜66で第1のゲート55を形成する。同時に当該半 導体部52の他方側の側壁56に、絶縁膜65を介し て、ゲートを形成する膜66で第2のゲート58を形成 する。さらに上記第1のゲート55の裏面側に絶縁膜6 5で第1のゲート絶縁膜54を形成する。同時に、第2 のゲート58の裏面側に絶縁膜65で第2のゲート絶縁 膜 5 7 を形成する。上記エッチング条件は、前記第1の 実施例中の図2の(3)で説明したと同様なので、ここ での説明は省略する。

【0.067】次いで第3の工程として図11の(4)に 示す如く、通常のイオン注入法によって、第1、第2の ゲート55.58と第1.第2のゲート絶縁膜54.5 7とをイオン注入マスクにして半導体部52の上層に導 電性不純物をイオン注入する。そして半導体部52の上 層に第1のソース・ドレイン領域59を形成する。同時 に半導体部52、52間の基板61の上層にも、導電性 不純物がイオン注入される。上記イオン注入条件は、前 記第1の実施例中の図2の(4)で説明したと同様なの で、ここでの説明は省略する。

【0068】次いで図12の(5)に示すように、第4 の工程として、通常の化学的気相成長法により、半導体 部52側の全面に酸化シリコン膜67を、例えば500 nmの厚さに成膜する。続いて、上記酸化シリコン膜 6 7の上面にレジストを塗布して、表面が平坦なレジスト 膜(図示せず)を形成する。

【0069】次ので、エッチバックによって、上記レジ ストを除去し、さらに上記酸化シリコン膜67の上層を 除去して、酸化シリコン膜67の表面を平坦化する。こ のときのエッチバックは、例えばバイアス印加のECR エッチング装置によって行う。エッチング条件として は、例えば、エッチングガスに流量が14gccmのシ 30 ラン (Silli) と流量が35gccmの酸化二窒素

( $N_2$  O) と流量が72sccmのアルゴン (Ar) とよりなる混合ガスを用い、マイクロ波パワーを1kW、RFパワーを450W、エッチング温度を400℃、エッチング雰囲気の圧力を0.133Paに設定する。上記表面を平坦化した酸化シリコン膜67が絶縁性基体51になる。したがって、以下酸化シリコン膜67は絶縁性基体51と記す。

【0070】次いで例えば低圧化学的気相成長法によって、絶縁性基体51の上面に多結晶シリコン膜68を、例えば200nmの厚さに成膜する。このときの成膜条件としては、例えば、反応ガスに流量が500sccmのシラン(SiHi)と流量が0.35sccmのホスフィン(PHi)と流量が50sccmのヘリウム(He)とよりなる混合ガスを用い、成膜温度を580℃、成膜雰囲気の圧力を79.8Paに設定する。

【0071】続いて研磨(例えばポリシング)によって多結晶シリコン膜68の表面を平坦化した後、単結晶シリコン基板69を貼り合わせる。単結晶シリコン基板69を貼り合わせるには、通常の熱処理(例えば1000℃に加熱)によって接着する。

【0072】その後図12の(6)に示す如く、絶縁性基体51の表層に半導体部52がいわゆる島状に表出する状態に、例えば研削および研磨によって基板61の2点鎖線で示す部分を除去する。なお図12において、

(6), (7)の図面は、図12の(5)に示した状態を反転した状態で示す。

【0073】次いで図12の(7)に示すように第5の 工程として、例えば通常のイオン注入法によって、半導 体部52の上層に導電性不純物をイオン注入して、第2 のソース・ドレイン領域60を形成する。このときのイ オン注入条件は、前記第1の実施例中の図2の(4)で 説明したと同様なので、ここでの説明は省略する。

【0074】上記の如くして、第1のゲート絶縁膜54 と第1のゲート55とソース・ドレイン領域60、59 とによって、MOSトランジスタ3が構成される。また 第2のゲート絶縁膜57と第2のゲート58とソース・ ドレイン領域60、59とによって、MOSトランジス タ4が構成される。

【0075】上記第2の実施例の製造方法では、貼り合わせ方式のSOI基板を用いた。このため、各MOSトランジスタ3、4においては接合リークを生じることがないので、MOSトランジスタ3、4は電気的特性に優れたものとなり、信頼性が高まる。

18

は、イオン注入時の導電性不純物の打ち込み深さとその後の熱工程(例えば単結晶シリコン基板69を貼り合わせるときの熱処理)によって決定される。さらに前記図12の(7)に示すように、第2のソース・ドレイン領域60の深さは、イオン注入時の導電性不純物の打ち込み深さとその後の熱工程(例えば配線工程におけるアルミニウム配線のシンター処理)によって決定される。

【0077】次に上記MOSトランジスタ3、4の配線例を、図13の概略断面図により説明する。図に示すように、MOSトランジスタ3、4を覆う状態に層間絶縁膜71が形成されている。第2のソース・ドレイン領域60上の層間絶縁膜71には、コンタクトホール72が設けられている。コンタクトホール72を介して、層間絶縁膜71上には、第2のソース・ドレイン領域60に接続する電極73が形成されている。

【0078】上記電極73の形成方法を説明する。まず例えば化学的気相成長法によって、MOSトランジスタ3,4を覆う状態に、層間絶縁膜71を、例えば500nmの厚さに成膜する。このときの成膜条件は、前記図6で説明したと同様なので、ここでの説明は省略する。

【0079】続いて通常のホトリソグラフィーとエッチングとによって、第2のソース・ドレイン領域60上の層間絶縁膜71にコンタクトホール72を設ける。次いで、例えばスパッタ法によって、電極形成層(図示せず)を形成する。この電極形成層は、例えば厚さが50nmのチタン(Ti)膜と厚さが100nmの窒化酸化チタン(TiON)膜よりなるバリヤメタル層と厚さが800nmの1%のシリコン(Si)を含むアルミニウム(A1)層とを積層状態に形成したものである。上記チタン膜、上記窒化酸化チタン膜、上記1%のシリコン(Si)を含むアルミニウム(A1)層等のスパッタ条件は、前記図6で説明したと同様なので、ここでの説明は省略する。

【0080】その後、通常のホトリソグラフィーとエッチングとによって、上記電極形成層で、コンタクトホール72を介して第2のソース・ドレイン領域60に接続する電極73を形成する。上記電極形成層をエッチングする装置には、例えばRF印加型ECRエッチング装置を用いる。そのエッチング条件は、前記図6で説明したと同様なので、ここでの説明は省略する。

【0081】次に第3の実施例として、前記図9で説明した、MOSトランジスタ3、4をラテラルに配設した場合の配線構造の一例を、図14により説明する。図に示すように、絶縁性基体51の上層に同様の構成をなすMOSトランジスタ3、4とMOSトランジスタ5、6とが形成されている。よって、同様の構成部品には同一番号を付す、上記MOSトランジスタ3、4、5、6の各第2のソース・ドレイン領域60側の全面には、層間絶縁膜81が形成されている。この層間絶縁膜81は、例えば歴化によってとれたる。

-1

a. di

3

20

【0082】上記MOSトランジスタ3、4の第1のソース・ドレイン領域59の下方における絶縁性基体51にはコンタクトホール82が設けられている。このコンタクトホール82を介して、当該第1のソース・ドレイン領域59に接続する状態に、裏面配線83が形成されている。またMOSトランジスタ5、6の第2のソース・ドレイン領域60の上方における層間絶縁膜81にはコンタクトホール84が設けられている。このコンタクトホール84を介して、当該第2のソース・ドレイン領域60に接続する状態に、表面配線85が形成されている。

【0083】上記の如くに、第1のソース・ドレイン領域59に接続する裏面配線83を形成したことにより、表面に形成される配線数を低減することが可能になる。このため、多層配線を形成した場合には、配線による段差が少なくなるので、配線の信頼性が高まる。なお図には示していないが、MOSトランジスタ3、4の第2のソース・ドレイン領域60にも上記同様の表面配線(85)を形成することが可能である。またMOSトランジスタ5、6の第1のソース・ドレイン領域59にも上記同様の裏面配線(83)を形成することが可能である。また、裏面配線83側には、絶縁膜(図示せず)を介して表面を平坦化した多結晶シリコン膜(図示せず)を形成し、さらにこの多結晶シリコン膜にシリコン基板(図示せず)を貼り合わせて、いわゆるSOI構造を形成することも可能である。

【0084】次に上記配線構造の製造方法を、図15.図16の配線構造の製造工程図(その1), (その2)により説明する。なお、この製造方法では、一例として、第2のソース・ドレイン領域に低抵抗層を形成する場合を説明する。図15の(1)に示すように、前記図11の(4)で説明したと同様にして、各半導体部52に第1のソース・ドレイン領域59を形成した後、前記図12の(5)で説明したと同様の方法によって、各第1のソース・ドレイン領域59側の全面に第1の酸化シリコン膜91を、例えば500nmの厚さに成膜する。続いて、上記第1の酸化シリコン膜91を上面にレジストを含布し、表面が平坦なレジスト膜(図示せず)を形成する。

【0085】次いで、エッチバックによって、上記レジストを除去し、さらに上記第1の酸化シリコン膜91の去面を平坦化する。このときのエッチバック条件は、図12の(5)で説明したと同様なので、ここでの説明は省略する。上記表面を平坦化した第1の酸化シリコン膜91は 絶縁性基体51の一部になる。なお上記第1の酸化シリコン膜91の表面は必ずしも平坦化しなくてよい。【0086】続いて通常のホトリソグラフィーとエッチングとによって、例えば一方の第1のソース・ドレインで減らない。

ール82を形成する。このときのエッチング条件としては、例えば、エッチングガスに流量が50sccmのオクタフルオロシクロブタン(C、 $F_8$ )を用い、RFパワーを1.2kW、エッチング雰囲気の圧力を2Paに設定する。

【0087】次いで通常のスパッタ法によって、コンタ クトホール82の内部と上記第1の酸化シリコン膜91 の上面とに窒化チタン(TiN)膜92を、例えば10 0 nmの厚さに形成する。続いて通常の化学的気相成長 法によって、上記室化チタン膜の 上面にタングステン (W) 膜93を、例えば300nmの厚さに形成する。 上記室化チタン膜92とこのタングステン膜93とが裏 面配線形成層94になる。上記室化チタン(TiN)獏 の成膜条件としては、例えば、スパッタガスに窒素(N 』)を用い、スパッタ雰囲気の圧力を0.5Pa、直流 スパッタパワーを3kW、スパッタ率を60nm/分に 設定する。また上記タングステン(W)膜の成膜条件と しては、例えば、反応ガスに流量が95sccmの六フ ッ化タングステン(WF。) と流量が550sccmの ヘリウム(He)との混合ガスを用い、成膜温度を45 0℃、成膜雰囲気の圧力を10.64kPaに設定す

【0088】その後、通常のホトリソグラフィーとエッチングとによって、裏面配線形成層94の2点鎖線で示す部分と1点鎖線で示す部分とを除去し、裏面配線83を形成する。このときのエッチング条件としては、例えば、流量が50sccmの六フッ化イオウ(SF。)を用い、マイクロ波パワーを850W、RFパワーを100Wに設定する。

【0089】その後図15の(2)に示すように、前記図12の(5)で説明したと同様の方法によって、裏面配線83側の全面に第2の酸化シリコン膜95を、例えば500nmの厚さに成膜する。続いて、上記第2の酸化シリコン膜95の上面にレジストを塗布して、表面が平坦なレジスト膜(図示せず)を形成する。次でに上記第2の酸化シリコン膜95の上層を除去して、第2の酸化シリコン膜95の上層を除去して、第2の度・デバック条件は、図12の(5)で説明したと同様なので、ここでの説明は省略する。上記表面を平坦化した第2の酸化シリコン膜95と上記第1の酸化シリコン膜95と上記第1の酸化シリコン膜95と上記第1の酸化シリコン膜95と上記第1の酸化シリコン模91とによって、絶縁性基体51が形成される。

【0090】次いで前記図12の(5)で説明したと同様にして、絶縁性基体51の上面に多結晶シリコン膜68を、例えば200nmの厚さに成膜する。続いて研磨(例えばポリシング)によって多結晶シリコン膜68の表面を平坦化した後、単結晶シリコン基板69を貼り合わせる。

ングとによって、例えば一方の第1のソース・ドレイン 【0.0.9.1】 その後図 1.6の(3)に示す如く、図 1.2 領域 3.9 上における酸化シリコン膜 9.1にコンタクトホー50 の(6)で説明したと同様にして、絶縁性基体 5.1のと

層に半導体部52がいわゆる島状に表出する状態になるように、例えば研削および研磨によって基板61を除去する。なお図16において、(3)の図面は、上記図15の(2)に示した状態を反転した状態で示す。また図15の(2)で説明した多結晶シリコン膜68と単結晶シリコン基板69との図示は省略した。

【0092】次いで図16の(4)に示すように、通常のスパッタ法によって、半導体部52側の全面にチタン(Ti)膜96を、例えば30nmの厚さに形成する。このときのスパッタ条件としては、例えば、スパッタガ 10スに流量が40sccmのアルゴン(Ar)を用い、RFバイアスを-50V、直流スパッタパワーを1kW、スパッタ雰囲気の圧力を0.4Pa、成膜温度を200 C、スパッタ率を60nm/分に設定する。なお図16の(4) および以下に説明する図17の(5)、(6)において、多結晶シリコン膜68と単結晶シリコン基板69との図示は省略した。

【0093】続いて図17の(5)に示す如く、RTAを行って、上記チタン膜96のチタンと上記各半導体部52のシリコンとをシリサイド化反応させて、チタンシリサイド(TiSiz)よりなる低抵抗層97を形成する。その後アンモニア過水中に浸漬して未反応チタン膜96(2点鎖線で示す部分)を除去する。続いて900℃の不活性ガス〔例えば窒素( $N_2$ )〕中に30秒間放置して、各低抵抗層97を安定化する。上記低抵抗層97は、チタンシリサイドで形成したが、他のシリサイド〔例えば、コバルトシリサイド(CoSiz)、タングステン(WSiz)、モリブデンシリサイド(MoSiz)等〕または選択タングステン(W)等の金属膜で形成することが可能である。

【0094】次いで前記図12の(7)で説明したと同様にして、通常のイオン注入法によって、各半導体部52の上層に、上記低抵抗層97を通して導電性不純物をイオン注入し、第2のソース・ドレイン領域60を形成する。このときのイオン注入条件は、前記第1の実施例中の図2の(4)で説明したと同様なので、ここでの説明は省略する。

【0095】次いで図17の(6)に示す如く、例えば化学的気相成長法によって、上記低抵抗層97を形成した側の全面に酸化シリコン膜よりなる層間絶縁膜81を、例えば500nmの厚さに形成する。このときの成膜条件は、前記図6で説明したと同様なので、ここでの説明は省略する。その後、通常のホトリソグラフィーとエッチングとによって、上記MOSトランジスタ5、6の低抵抗層97上の層間絶縁膜81にコンタクトホール84を形成する。このときのエッチング条件は、前記図6で説明したと同様なので、ここでの説明は省略する。

【0096】次いで上記コンタクトホール84の内部と 層間絶録膜81上とに表面配線形成膜98を形成する。 この表面配線形成膜98は、例えば50nmの厚さのチ 50 タン(Ti) 膜と100 n mの厚さの窒化 酸化チタン (TiOxN) よりなるバリヤメタル層と1%のシリコンを含むアルミニウム層とによって形成される。その後通常のホトリソグラフィーとエッチングとによって、上記表面配線形成層98の2点鎖線で示す部分を除去し、表面配線85を形成する。このときのエッチング条件は、前記図6で説明したと同様なので、ここでの説明は省略する。

【0097】なお図15~図17には示していないが、MOSトランジスタ3, 4の第2のソース・ドレイン領域60にも上記同様の表面配線(85)を形成することは可能である。またMOSトランジスタ5, 6の第1のソース・ドレイン領域59にも上記同様の裏面配線(83)を形成することは可能である。

【0098】上記の如くに、裏面配線83と表面配線85とを形成したことにより、個々のMOSトランジスタ毎に第1のソース・ドレイン領域59を引き出す領域を形成する必要が無くなるので、配線面積を縮小することが可能になる。また表面側の配線数を低減することが可能になるので、表面側の平坦化処理が容易になる。

#### [0099]

【発明の効果】以上、説明したように請求項1の発明に よれば、半導体基板に形成した溝の側壁にMOSトラン ジスタのゲートを形成したことにより、溝の深さとゲー トの膜厚とによって、MOSトランジスタのチャネル長 が決定される。このため、半導体基板面に対するMOS トランジスタの形成面積の縮小化を図ることができる。 請求項2の発明によれば、半導体基板に形成した滯内に 形成されるゲートとゲート絶縁膜とが、いわゆる自己整 合的に形成される。このため、ゲートを形成する膜の厚 さとそのエッチバック量によって、チャネル長を決定す ることができる。請求項3の発明によれば、絶縁性基体 に半導体部を形成して、その側壁にMOSトランジスタ のゲートを形成したことにより、MOSトランジスタの ゲートが絶縁性基体に対 して深さ方向に形成されるの で、MOSトランジスタの形成面積を小さくすることが できる。請求項4の発明によれば、半導体部に形成され るゲートとゲート絶縁膜とが、いわゆる自己整合的に形 成される。このため、マスク合わせ余裕等を設計で考慮 する必要がないので、ゲートの形成面積の縮小化を図る ことができる。請求項5の発明によれば、半導体部に設 けたMOSトランジスタの第1のソース・ドレイン領域 に接続する裏面配線を絶縁性基板面に設けたことによ り、表面配線側の配線数の低減が図れるので、表面配線 上に形成される層間絶縁膜の平坦化が容易になる。よっ て、配線の信頼性の向上が可能になる。

【図面の簡単な説明】

【図1】第1の実施例の概略構成断面図である。

【図2】第1の実施例の製造工程図である。

【図3】チャネル長の説明図である。

第2のゲ

32 ゲートを

【図4】チャネル長しbとゲートを形成する膜の膜厚と の関係図である。

【図5】チャネル長しりとオーバエッチング時間との関 係図である。

【図6】第1の実施例の配線の機略断面図である。

【図7】低抵抗層の製造工程図(その1)である。

【図8】低抵抗層の製造工程図(その2)である。

【図9】第2の実施例の機略構成断面図である。

【図10】第2の実施例のMOSトランジスタをラテラ ルに配置した概略断面図である。

【図11】第2の実施例の製造工程図(その1)であ

【図12】第2の実施例の製造工程図(その2)であ る。

【図13】第2の実施例の配線の概略断面図である。

【図14】第3の実施例の概略断面図である。

【図15】配線構造の製造工程図(その1)である。

【図16】配線構造の製造工程図(その2)である。


【図17】配線構造の製造工程図(その3)である。

【図18】従来例の概略構成断面図である。

【図19】従来例の製造工程図である。

【符号の説明】 1 MOSトランジスタ MOSトラ ンジスタ MOSトラ 3 MOSトランジスタ ンジスタ 5 MOSトランジスタ MOSトラ

### 【図1】



第「の実施例の概略構成断面図

ンジスタ

半導体基板(例えば単結晶シリコン基板) 1 1

14 湾 15 16 底面 1 7 第1のゲ ート絶縁膜 18 第1のゲート 19 第1のソ ース・ドレイン領域 20 側壁 21 底面

24

--

2 2

10

第2のソース・ドレイン領域 24 2 5 第3のソ

ース・ドレイン領域 31 絶縁膜

第2のゲート絶縁膜

形成する膜

5 1

絶縁性基体 52 半導体部 5 3 側壁 54 第1のゲ

ート絶縁膜

5 5 第1のゲート 5 6 伽壁 第2のゲート絶縁膜 5 7 58 第2のゲ

ート


5 9 第1のソース・ドレイン領域 第2のソ 6 0

ース・ドレイン領域


6 1 基板 6 5 絶縁膜 ゲートを形成する膜 8 1 層間絶縁

83 裏面配線 8 5 表面配線


## [図3]



[図4]





たよれたしらとゲートを形成する膜の膜厚との関係質




第2の実施例のMOSトランジスタをラテラルに配置した概略断面図


[図8]








[図18]





[図9]





第2の実施例の概略構成断面図

[図11]












第2の実施側の製造工程図(その!)


[図12]








[図14]




第3の実施側の概略断面図


## [図13]



第2の実施例の配線の概略断面図


## [図15]







配線構造の製造工程図(その!)


[2] 1 6] 52 51 52 61 (3)





【図19】





				•
		4.0		
	+			
	•			
340		7	2	
				.1
	4			
			20	
		*		
	4			
			re <sup>1</sup>	
	·			
			ŷ,	
2.0				10.6
• `				•
		4		, and the second second
				¥-2
	14.			
	· ·			
	ž.			
	••			
4	•			
	•			
	*	•		
19				
		d.		Ó
			4	
		3		
		,		
*				